Análisis, Simulación e Implementación de una Red de Conmutación Tipo Banyan Empleando un FPGA

Resumen

Las redes Banyan son un tipo de red de interconexión multi-etapa (MIN) usadas tanto en el área de procesamiento paralelo, así como en la arquitectura de switches y routers de alta velocidad. En este artículo se toma como caso de estudio una red de 8x8 implementada con elementos de conmutación Banyan duales y se pretende observar cómo varía el desempeño de la red al incrementar el tamaño de los buffers internos. Para esto se presenta un análisis matemático basado en procesos estocásticos de Poisson y Cadenas de Markov, se describe la red con el lenguaje de descripción de hardware VHDL y se procede a su simulación y síntesis de la red en un FPGA. Finalmente, se presentan y evalúan los resultados obtenidos, contrastando lo obtenido teóricamente con lo obtenido en la simulación.

Banyan networks are a class of Multistage Interconnection Networks (MINs) used in both parallel computing and fast packet switches and routers architectures. In this paper, an 8x8 Banyan network is selected as a study case and is implemented with Dual Banyan switching elements; the goal is to focus on how it is possible to change the performance of the network by incrementing the size of the internal buffers. For achieving this, a mathematical analysis based on Markov Chains is used, the network is described using VHDL (VHSIC Hardware Description Language) and later simulated and implemented in a FPGA. Finally, the results are presented and evaluated by comparing the theoretical results with the simulation ones.